Menu
Donnez votre avis

Samsung gravera des puces en technologie 3 nm dès 2021

Félix Marciano - jeudi 16 mai 2019 - 13:47
Samsung gravera des puces en technologie 3 nm dès 2021
Le constructeur coréen vient de présenter un nouveau procédé permettant d'augmenter la densité et les performances des circuits intégrés.

Il y a quelques semaines, le fondeur taïwanais TSMC promettait de graver des puces en technologie 5 nm dès l'an prochain (voir actualité). Aujourd'hui, Samsung Semiconductors va plus loin encore. Lors du Samsung Foundry Forum, qui se tient cette semaine à Santa Clara, en Californie, la filiale du géant coréen spécialisée dans les semi-conducteurs a en effet présenté un nouveau procédé de gravure permettant d'atteindre les 3 nm en 2021. Une finesse de gravure inédite, qui repoussera les limites des technologies actuelles en ouvrant la voie à la fabrication de processeurs à la fois plus performants et moins gourmands en énergie, aussi bien pour les smartphones que pour les ordinateurs.

De fait, comme nous l'avons expliqué dans de précédents articles, plus la gravure est fine, plus on peut placer d'éléments dans un circuit électronique, en augmentant la densité des transistors, les composants élémentaires de tout circuit intégré. Sans entrer dans des détails trop abscons, rappelons qu'un transistor fonctionne comme un interrupteur "piloté" : pour matérialiser les 0 et les 1 du système binaire, il laisse ou non passer le courant électrique dans un "canal" selon l'état de d'une commande appelée "grille" (gate en anglais), un peu à la manière d'un robinet ouvert ou fermé. Et c'est précisément au niveau de ces composants élémentaires que Samsung innove, en utilisant une technique de nano-feuillets superposés pour les grilles en augmentant la surface de contact, comme on peut le voir sur la vidéo explicative diffusée lors de la présentation. Principaux avantages de cet empilage : on peut multiplier les canaux en hauteur, et donc économiser de la surface, diminuer la tension de fonctionnement et même réduire les perturbations électromagnétiques. Par report au procédé 7 nm en FinFET utilisé actuellement, le procédé de Samsung, baptisé MBCFET (Multi-Bridge Channel FET), permettrait de graver des puces en 3 nm avec une consommation diminuée de 50 %, une surface réduite de 45 % ou des performances augmentées de 30 %. Impresssionnant.

Certes, le procédé de Samsung n'est qu'à l'état de présentation et on est encore loin d'une industrialisation massive. Mais le constructeur diffuse déjà la première version de son kit de design (un PDK, pour Process Design Kit) à destination des ingénieurs. Surtout, il promet aux concepteurs de circuits qu'ils pourront adapter leurs designs facilement, et à moindre coût, en visant une production dès 2021. Une belle réponse à la technologie 5 nm de TMSC, qui prouve que la course à la miniaturisation n'est pas près de se terminer.



Illustrations : © Samsung Semiconductors
Ajouter un commentaire

Commentaires

Commenter la réponse de Utilisateur anonyme