Memoire optimisée pour bus 533
Fermé
nvti
Messages postés
23
Date d'inscription
dimanche 30 mars 2003
Statut
Membre
Dernière intervention
8 décembre 2003
-
19 mai 2003 à 21:55
nvti Messages postés 23 Date d'inscription dimanche 30 mars 2003 Statut Membre Dernière intervention 8 décembre 2003 - 23 mai 2003 à 00:54
nvti Messages postés 23 Date d'inscription dimanche 30 mars 2003 Statut Membre Dernière intervention 8 décembre 2003 - 23 mai 2003 à 00:54
A voir également:
- Memoire optimisée pour bus 533
- Ticket bus sms - Guide
- Mémoire virtuelle - Guide
- Contrôleur de bus sm ✓ - Forum Pilotes (drivers)
- Controleur de mémoire pci ✓ - Forum Matériel & Système
- Nettoyer mémoire ipad - Guide
2 réponses
Kuching
Messages postés
2697
Date d'inscription
jeudi 30 mai 2002
Statut
Contributeur
Dernière intervention
26 décembre 2007
157
21 mai 2003 à 06:27
21 mai 2003 à 06:27
Salut,
J'ai pas bien compris ta démo. Pourrais-tu détailler?
Pour moi un cycle à 333 MHz est plus court qu'un à 266 MHz, non?
A+ K.
J'ai pas bien compris ta démo. Pourrais-tu détailler?
Pour moi un cycle à 333 MHz est plus court qu'un à 266 MHz, non?
A+ K.
nvti
Messages postés
23
Date d'inscription
dimanche 30 mars 2003
Statut
Membre
Dernière intervention
8 décembre 2003
23 mai 2003 à 00:54
23 mai 2003 à 00:54
le bus etant a 533 mhz, il faut 2 cycles de bus entre chaque
transfert de data ( que celles-ci soit accessibles a la frequence
de 266 ou de 333 )
si les data etaient accessibles en 533 mhz, 1 cycle de bus
suffit.
si les datas ont une frequence d'acces comprise entre 266 et 532
il faut 2 cycles de bus.
si les datas ont une frequence d'acces comprise entre 177 et 265
il faut 3 cycles de bus,
si les datas .... comprise entre 133 et 176 il faut 4 cycles de bus
...
Si qqun connait ce type d'architecture autour du pentium 4B
merci de me repondre, ou de m'indiquer ou je peux trouver
des précisions.
________
N. v. Ti.
transfert de data ( que celles-ci soit accessibles a la frequence
de 266 ou de 333 )
si les data etaient accessibles en 533 mhz, 1 cycle de bus
suffit.
si les datas ont une frequence d'acces comprise entre 266 et 532
il faut 2 cycles de bus.
si les datas ont une frequence d'acces comprise entre 177 et 265
il faut 3 cycles de bus,
si les datas .... comprise entre 133 et 176 il faut 4 cycles de bus
...
Si qqun connait ce type d'architecture autour du pentium 4B
merci de me repondre, ou de m'indiquer ou je peux trouver
des précisions.
________
N. v. Ti.